Атрыбуты прадукту

Intel раскрывае дэталі трохмернага чыпа: здольны складаць 100 мільярдаў транзістараў, плануецца выпусціць у 2023 годзе

3D-чып са стэкам - гэта новы кірунак Intel, каб аспрэчваць закон Мура, аб'ядноўваючы лагічныя кампаненты ў чыпе, каб значна павялічыць шчыльнасць цэнтральных, графічных і штучных працэсараў.Паколькі працэсы чыпаў набліжаюцца да прыпынку, гэта можа быць адзіным спосабам працягваць паляпшаць прадукцыйнасць.

Нядаўна Intel прадставіла новыя дэталі дызайну чыпаў 3D Foveros для будучых чыпаў Meteor Lake, Arrow Lake і Lunar Lake на канферэнцыі індустрыі паўправаднікоў Hot Chips 34.

Нядаўнія чуткі сведчаць аб тым, што Meteor Lake ад Intel будзе адкладзены з-за неабходнасці пераключэння графічнага працэсара/чыпсэта Intel з 3-нм вузла TSMC на 5-нм.У той час як Intel да гэтага часу не падзялілася інфармацыяй аб канкрэтным вузле, які яна будзе выкарыстоўваць для GPU, прадстаўнік кампаніі сказаў, што запланаваны вузел для кампанента GPU не змяніўся і што працэсар плануецца своечасова выпусціць у 2023 годзе.

Характэрна, што на гэты раз Intel будзе вырабляць толькі адзін з чатырох кампанентаў (частка працэсара), якія выкарыстоўваюцца для стварэння яе чыпаў Meteor Lake - TSMC будзе вырабляць астатнія тры.Прамысловыя крыніцы адзначаюць, што плітка графічнага працэсара - TSMC N5 (працэс 5 нм).

Intel падзялілася апошнімі выявамі працэсара Meteor Lake, які будзе выкарыстоўваць 4 працэсарныя вузлы Intel (працэс 7 нм) і ўпершыню выйдзе на рынак у якасці мабільнага працэсара з шасцю вялікімі і двума малымі ядрамі.Чыпы Meteor Lake і Arrow Lake задаволіць патрэбы рынкаў мабільных і настольных ПК, у той час як Lunar Lake будзе выкарыстоўвацца ў тонкіх і лёгкіх наўтбуках з магутнасцю 15 Вт і ніжэй.

Прагрэс у галіне ўпакоўкі і злучэнняў хутка мяняе аблічча сучасных працэсараў.Абодва цяпер гэтак жа важныя, як і тэхналогія асноўнага вузла працэсу, і, магчыма, больш важныя ў некаторых адносінах.

Многія з паведамленняў Intel у панядзелак былі прысвечаны тэхналогіі ўпакоўкі 3D Foveros, якая будзе выкарыстоўвацца ў якасці асновы для працэсараў Meteor Lake, Arrow Lake і Lunar Lake для спажывецкага рынку.Гэтая тэхналогія дазваляе Intel вертыкальна складаць невялікія чыпы на адзіны базавы чып з міжзлучэннямі Foveros.Intel таксама выкарыстоўвае Foveros для сваіх графічных працэсараў Ponte Vecchio і Rialto Bridge і FPGA Agilex, таму яго можна лічыць базавай тэхналогіяй для некалькіх прадуктаў наступнага пакалення кампаніі.

Раней Intel выводзіла на рынак 3D Foveros на сваіх малатыражных працэсарах Lakefield, але Meteor Lake з 4 пліткамі і Ponte Vecchio з амаль 50 пліткамі з'яўляюцца першымі чыпамі кампаніі, якія масава вырабляюцца з выкарыстаннем гэтай тэхналогіі.Пасля Arrow Lake Intel пяройдзе на новае міжзлучэнне UCI, што дазволіць ёй увайсці ў экасістэму чыпсэтаў з выкарыстаннем стандартызаванага інтэрфейсу.

Intel абвясціла, што размесціць чатыры чыпсэта Meteor Lake (якія называюцца «пліткамі/пліткамі» на мове Intel) паверх пасіўнага прамежкавага ўзроўню/базавай пліткі Foveros.Базавая плітка ў Meteor Lake адрозніваецца ад пліткі ў Lakefield, якую ў пэўным сэнсе можна лічыць SoC.Тэхналогія ўпакоўкі 3D Foveros таксама падтрымлівае актыўны прамежкавы ўзровень.Intel заяўляе, што выкарыстоўвае недарагі аптымізаваны працэс 22FFL з нізкім энергаспажываннем (такі ж, што і Lakefield) для вытворчасці прамежкавага пласта Foveros.Intel таксама прапануе абноўлены варыянт «Intel 16» гэтага вузла для сваіх ліцейных паслуг, але незразумела, якую версію базавай пліткі Meteor Lake будзе выкарыстоўваць Intel.

Intel будзе ўсталёўваць вылічальныя модулі, блокі ўводу/вываду, блокі SoC і графічныя блокі (GPU) з выкарыстаннем працэсаў Intel 4 на гэтым прамежкавым узроўні.Усе гэтыя блокі распрацаваны Intel і выкарыстоўваюць архітэктуру Intel, але TSMC будзе пастаўляць у іх блокі ўводу/вываду, SoC і GPU.Гэта азначае, што Intel будзе вырабляць толькі працэсар і блокі Foveros.

Прамысловыя крыніцы паведамляюць, што плашка ўводу-вываду і SoC зроблены па працэсе N6 TSMC, у той час як tGPU выкарыстоўвае TSMC N5.(Варта адзначыць, што Intel называе плітку ўводу-вываду «пашыральнікам уводу-вываду» або IOE)

Будучыя вузлы на дарожнай карце Foveros ўключаюць крокі 25 і 18 мікрон.Intel сцвярджае, што ў будучыні нават тэарэтычна магчыма дасягнуць адлегласці ў 1 мікрон з выкарыстаннем Hybrid Bonded Interconnects (HBI).