заказ_bg

прадукты

Мікрасхемы з інтэгральнай схемай у адным месцы купіць EPM240T100C5N IC CPLD 192MC 4.7NS 100TQFP

кароткае апісанне:


Дэталь прадукту

Тэгі прадукту

Атрыбуты прадукту

ТЫП АПІСАННЕ
Катэгорыя Інтэгральныя схемы (ІС)  Убудаваны  CPLD (складаныя праграмуемыя лагічныя прылады)
Вытворца Intel
серыял MAX® II
Пакет латок
Стандартны пакет 90
Статус прадукту Актыўны
Праграмуемы тып У праграмуемай сістэме
Час затрымкі tpd(1) Макс 4,7 нс
Электрасілкаванне - унутранае 2,5 В, 3,3 В
Колькасць лагічных элементаў/блокаў 240
Колькасць макраячэек 192
Колькасць уводаў/вывадаў 80
Працоўная тэмпература 0°C ~ 85°C (TJ)
Тып мацавання Павярхоўны мантаж
Пакет / Чахол 100-TQFP
Пакет прылады пастаўшчыка 100-TQFP (14×14)
Базавы нумар прадукту EPM240

Кошт быў адной з асноўных праблем, з якімі сутыкаюцца чыпы ў 3D-пакетах, і кампанія Foveros упершыню выпусціла іх у вялікіх аб'ёмах дзякуючы перадавой тэхналогіі ўпакоўкі.Intel, аднак, заяўляе, што чыпы, вырабленыя ў пакетах 3D Foveros, вельмі канкурэнтаздольныя па цане са стандартнымі чыпамі, а ў некаторых выпадках нават могуць быць танней.

Intel распрацавала чып Foveros, каб быць максімальна танным і пры гэтым адпавядаць заяўленым кампаніяй мэтам прадукцыйнасці - гэта самы танны чып у пакеце Meteor Lake.Intel яшчэ не падзялілася інфармацыяй аб хуткасці міжзлучэння / базавай пліткі Foveros, але заявіла, што кампаненты могуць працаваць на частаце некалькі ГГц у пасіўнай канфігурацыі (заява, якая прадугледжвае існаванне актыўнай версіі прамежкавага ўзроўню, які Intel ужо распрацоўвае ).Такім чынам, Foveros не патрабуе ад дызайнера ісці на кампраміс з прапускной здольнасцю або абмежаваннямі затрымкі.

Intel таксама чакае, што дызайн будзе добра маштабавацца з пункту гледжання прадукцыйнасці і кошту, што азначае, што ён можа прапанаваць спецыялізаваныя праекты для іншых сегментаў рынку або варыянты высокапрадукцыйнай версіі.

Кошт удасканаленых вузлоў на транзістар расце ў геаметрычнай прагрэсіі, калі працэсы на крамянёвых мікрасхемах набліжаюцца да сваіх межаў.А распрацоўка новых IP-модуляў (напрыклад, інтэрфейсаў уводу/вываду) для меншых вузлоў не дае вялікай аддачы ад інвестыцый.Такім чынам, паўторнае выкарыстанне некрытычных плітак/чыплетаў на «дастаткова добрых» існуючых вузлах можа зэканоміць час, кошт і рэсурсы для распрацоўкі, не кажучы ўжо пра спрашчэнне працэсу тэставання.

Для асобных чыпаў Intel павінна паслядоўна тэставаць розныя элементы чыпа, такія як памяць або інтэрфейсы PCIe, што можа заняць шмат часу.Наадварот, вытворцы чыпаў могуць адначасова тэставаць невялікія чыпы, каб зэканоміць час.вокладкі таксама маюць перавагу пры распрацоўцы чыпаў для пэўных дыяпазонаў TDP, паколькі дызайнеры могуць наладжваць розныя невялікія чыпы ў адпаведнасці са сваімі дызайнерскімі патрэбамі.

Большасць з гэтых пунктаў гучаць знаёмыя, і ўсе яны з'яўляюцца тымі ж фактарамі, якія прывялі AMD да развіцця чыпсэтаў у 2017 годзе. AMD не была першай, хто выкарыстаў праекты на аснове чыпсэтаў, але яна была першым буйным вытворцам, які выкарыстаў гэту філасофію дызайну масава вырабляць сучасныя мікрасхемы, да чаго Intel, здаецца, прыйшла крыху позна.Аднак прапанаваная Intel тэхналогія 3D-упакоўкі значна больш складаная, чым арганічны прамежкавы дызайн AMD на аснове слаёў, які мае як перавагі, так і недахопы.

 图片1

Розніца ў канчатковым выніку будзе адлюстравана ў гатовых чыпах, і Intel заявіла, што новы 3D-чып Meteor Lake з'явіцца ў продажы ў 2023 годзе, а Arrow Lake і Lunar Lake - у 2024 годзе.

Intel таксама заявіла, што суперкампутарны чып Ponte Vecchio, які будзе мець больш за 100 мільярдаў транзістараў, стане сэрцам Aurora, самага хуткага ў свеце суперкампутара.


  • Папярэдняя:
  • далей:

  • Напішыце тут сваё паведамленне і адпраўце яго нам