заказ_bg

прадукты

Новы арыгінальны XQR17V16CC44V Spot Stock FPGA Field Programmable Gate Array Logic Ic Chip Інтэгральныя схемы

кароткае апісанне:


Дэталь прадукту

Тэгі прадукту

Тэхнічныя характарыстыкі  
Катэгорыя памяці ВЫПУСКНЫ БАЛЬ
Шчыльнасць 16777 кбіт
Колькасць слоў 2000 тыс
Біты на слова 8 біт
Тып пакета КЕРАМІКА, LCC-44
Шпількі 44
Логічная сям'я CMOS
Напружанне харчавання 3,3 В
Працоўная тэмпература -55 да 125 C (-67 да 257 F)

Xilinx прадстаўляе канфігурацыйныя PROM QPro™ XQR17V16 высокай шчыльнасці, якія забяспечваюць просты ў выкарыстанні і эканамічна эфектыўны метад для захоўвання вялікіх бітавых патокаў канфігурацыі Xilinx FPGA.XQR17V16CC44V - гэта прылада 3,3 В з аб'ёмам захоўвання 16 Мб і можа працаваць як у паслядоўным, так і ў пабайтавым рэжыме.для спрошчанай блок-схемы архітэктуры прылады XQR17V16.

Калі FPGA знаходзіцца ў рэжыме Master Serial, ён стварае канфігурацыйны такт, які кіруе PROM.Праз кароткі час доступу пасля нарастаючага фронту тактавай частоты даныя з'яўляюцца на выхадным штыфце PROM DATA, які падлучаны да штыфта DIN FPGA.FPGA генеруе адпаведную колькасць тактавых імпульсаў для завяршэння канфігурацыі.Пасля наладжвання ён адключае PROM.Калі FPGA знаходзіцца ў рэжыме Slave Serial, PROM і FPGA павінны тактавацца уваходным сігналам.

Калі FPGA знаходзіцца ў рэжыме Master SelectMAP, ён генеруе такт канфігурацыі, які кіруе PROM і FPGA.Пасля нарастаючага краю CCLK даныя даступныя на кантактах PROM DATA (D0-D7).Дадзеныя будуць запісвацца ў FPGA па наступным нарастаючаму фронту CCLK.Калі FPGA знаходзіцца ў рэжыме Slave SelectMAP, PROM і FPGA павінны тактавацца уваходным сігналам.Для кіравання CCLK можа быць выкарыстаны асцылятар, які працуе без працы.Некалькі прылад можна аб'яднаць, выкарыстоўваючы выхад CEO для кіравання ўваходам CE наступнай прылады.Уваходы тактавага сігналу і выхады DATA ўсіх PROM у гэтым ланцужку ўзаемазвязаны.Усе прылады сумяшчальныя і могуць падключацца каскадам да іншых членаў сям'і.Для праграмавання прылад праграмнае забеспячэнне Xilinx ISE Foundation або ISE WebPACK кампілюе файл дызайну FPGA у стандартны шаснаццатковы фармат, які затым перадаецца большасці камерцыйных праграмістаў PROM.

Асаблівасці
• Latch-Up Устойлівы да LET >120 МэВ/см2/мг
• Гарантаваны TID 50 кРад(Si) па спецыфікацыі 1019.5
• Выраблены на эпітаксіяльнай падкладцы
• Ёмістасць захоўвання 16 Мбіт
• Гарантаваная праца ва ўсім ваенным дыяпазоне тэмператур: ад –55°C да +125°C
• Аднаразова праграмуемая (OTP) пастаянная памяць, прызначаная для захоўвання бітавых патокаў канфігурацыі прылад Xilinx FPGA
• Падвойныя рэжымы канфігурацыі
♦ Паслядоўная канфігурацыя (да 33 Мбіт/с)
♦ Паралельны (да 264 Мбіт/с пры 33 МГц)
• Просты інтэрфейс для FPGA Xilinx QPro
• Каскадны для захоўвання больш доўгіх або некалькіх бітавых патокаў
• Праграмуемая палярнасць скіду (актыўная высокая або актыўная нізкая) для сумяшчальнасці з рознымі рашэннямі FPGA
• Маламагутны CMOS працэс з плаваючай засаўкай
• Напружанне харчавання 3,3 В
• Даступны ў керамічных упакоўках CK44(1)
• Падтрымка праграмавання вядучымі вытворцамі праграмістаў
• Падтрымка праектавання з выкарыстаннем праграмных пакетаў ISE Foundation або ISE WebPACK
• Гарантаванае захаванне дадзеных на працягу 20 гадоў
Праграмаванне
Прылады могуць быць запраграмаваны на праграматарах, якія пастаўляюцца Xilinx або кваліфікаванымі пастаўшчыкамі іншых вытворцаў.Карыстальнік павінен пераканацца, што выкарыстоўваецца адпаведны алгарытм праграмавання і апошняя версія праграмнага забеспячэння праграміста.Няправільны выбар можа незваротна пашкодзіць прыладу.
Апісанне
• Latch-Up Устойлівы да LET >120 МэВ/см2/мг
• Гарантаваны TID 50 кРад(Si) па спецыфікацыі 1019.5
• Выраблены на эпітаксіяльнай падкладцы
• Ёмістасць захоўвання 16 Мбіт
• Гарантаваная праца ва ўсім ваенным дыяпазоне тэмператур: ад –55°C да +125°C
• Аднаразова праграмуемая (OTP) пастаянная памяць, прызначаная для захоўвання бітавых патокаў канфігурацыі прылад Xilinx FPGA
• Падвойныя рэжымы канфігурацыі
♦ Паслядоўная канфігурацыя (да 33 Мбіт/с)
♦ Паралельны (да 264 Мбіт/с пры 33 МГц)
• Просты інтэрфейс для FPGA Xilinx QPro
• Каскадны для захоўвання больш доўгіх або некалькіх бітавых патокаў
• Праграмуемая палярнасць скіду (актыўная высокая або актыўная
Нізкі) для сумяшчальнасці з рознымі рашэннямі FPGA
• Маламагутны CMOS працэс з плаваючай засаўкай
• Напружанне харчавання 3,3 В
• Даступны ў керамічных упакоўках CK44(1)
• Падтрымка праграмавання вядучым праграмістам
вытворцаў
• Падтрымка праектавання з дапамогай ISE Foundation або ISE
Праграмныя пакеты WebPACK
• Гарантаванае захаванне дадзеных на працягу 20 гадоў


  • Папярэдняя:
  • далей:

  • Напішыце тут сваё паведамленне і адпраўце яго нам