XC7Z100-2FFG900I – інтэгральныя схемы, убудаваныя, сістэма на чыпе (SoC)

Базавая архітэктура SoC

Тыповая сістэма-на-чыпе архітэктура складаецца з наступных кампанентаў:
- Прынамсі адзін мікракантролер (MCU), мікрапрацэсар (MPU) або працэсар лічбавых сігналаў (DSP), але можа быць некалькі ядраў працэсара.
- Памяць можа быць адной або некалькімі з RAM, ROM, EEPROM і флэш-памяці.
- Генератар і схема фазавай аўтападстройкі сігналаў для прадастаўлення імпульсных сігналаў часу.
- Перыферыйныя прылады, якія складаюцца з лічыльнікаў і таймераў, схем харчавання.
- Інтэрфейсы для розных стандартаў падключэння, такіх як USB, FireWire, Ethernet, універсальны асінхронны прыёмаперадатчык і паслядоўныя перыферыйныя інтэрфейсы і г.д.
- АЦП/ЦАП для пераўтварэння лічбавых і аналагавых сігналаў.
- Схемы рэгулявання напружання і рэгулятары напружання.
Абмежаванні SoC

У цяперашні час дызайн камунікацыйных архітэктур SoC адносна спелы.Большасць чып-кампаній выкарыстоўваюць архітэктуры SoC для вытворчасці чыпаў.Аднак па меры таго, як камерцыйныя прыкладанні працягваюць імкнуцца да суіснавання каманд і прадказальнасці, колькасць ядраў, інтэграваных у чып, будзе працягваць павялічвацца, а архітэктурам SoC на аснове шыны стане ўсё цяжэй адпавядаць растучым патрабаванням вылічальнай тэхнікі.Асноўнымі праявамі гэтага з'яўляюцца
1. дрэнная маштабаванасць.Дызайн сістэмы soC пачынаецца з аналізу сістэмных патрабаванняў, які вызначае модулі апаратнай сістэмы.Каб сістэма працавала карэктна, становішча кожнага фізічнага модуля ў SoC на чыпе адносна фіксаванае.Пасля завяршэння фізічнага дызайну неабходна ўнесці мадыфікацыі, якія могуць фактычна стаць працэсам рэдызайну.З іншага боку, SoC, заснаваныя на архітэктуры шыны, абмежаваныя ў колькасці працэсарных ядраў, якія могуць быць пашыраны на іх з-за ўласцівага арбітражнага механізму сувязі архітэктуры шыны, г.зн. толькі адна пара працэсарных ядраў можа мець зносіны адначасова.
2. Дзякуючы архітэктуры шыны, заснаванай на эксклюзіўным механізме, кожны функцыянальны модуль у SoC можа ўзаемадзейнічаць з іншымі модулямі ў сістэме толькі пасля таго, як ён атрымаў кантроль над шынай.У цэлым, калі модуль атрымлівае правы арбітражу шыны для сувязі, іншыя модулі ў сістэме павінны чакаць, пакуль шына вызваліцца.
3. Праблема сінхранізацыі аднаго гадзінніка.Структура шыны патрабуе глабальнай сінхранізацыі, аднак, калі памер функцыі працэсу становіцца ўсё менш і менш, рабочая частата хутка расце, дасягаючы пазней 10 Ггц, уплыў, выкліканы затрымкай злучэння, будзе настолькі сур'ёзным, што немагчыма спраектаваць глабальнае дрэва гадзіннікаў , і з-за велізарнай тактавай сеткі яго энергаспажыванне будзе займаць большую частку агульнага энергаспажывання чыпа.