(Новае і арыгінальнае) У наяўнасці 3S200A-4FTG256C Мікрасхема XC3S200A-4FTG256C

Атрыбуты прадукту

 Праграмуемая палявая варотная рашотка

 АПраграмуемы на палявых умовах варотны матрыца(ПЛІС) з'яўляеццаінтэгральная схемапрызначаны для канфігурацыі кліентам або дызайнерам пасля вырабу - адсюль і гэты тэрмінпалявое праграмаванне.Канфігурацыя FPGA звычайна вызначаецца з дапамогай aмова апісання абсталявання(HDL), аналагічны таму, які выкарыстоўваецца для anспецыяльная інтэгральная схема(ASIC).Электронныя схемыраней выкарыстоўваліся для ўказання канфігурацыі, але гэта ўсё радзей з-за з'яўленняаўтаматызацыя электроннага праектаванняінструменты.

FPGA ўтрымліваюць масіўпраграмуемы лагічныя блокі, а таксама іерархію рэканфігураваных злучэнняў, якія дазваляюць злучаць блокі разам.Лагічныя блокі могуць быць настроены для выканання комплексукамбінацыйныя функцыі, або дзейнічаць як просталагічныя варотыпадабаеццаІіXOR.У большасці FPGA лагічныя блокі таксама ўключаюцьэлементы памяці, што можа быць простымплясканніабо больш поўныя блокі памяці.^[1]Многія FPGA можна перапраграмаваць для рэалізацыі розныхлагічныя функцыі, дазваляючы гнуткіпераналаджвальныя вылічэнніяк выконваецца сткампутарнае праграмнае забеспячэнне.

FPGA адыгрываюць выдатную ролю ўубудаваная сістэмадзякуючы іх здольнасці пачынаць распрацоўку сістэмнага праграмнага забеспячэння адначасова з абсталяваннем, уключаць мадэляванне прадукцыйнасці сістэмы на вельмі ранняй стадыі распрацоўкі і дазваляць розныя выпрабаванні сістэмы і ітэрацыі праектавання перад завяршэннем архітэктуры сістэмы.^[2]

Гісторыя[рэдагаваць]

Індустрыя FPGA пачалася зпраграмуемая пастаянная памяць(ВЫПУСКНЫ) іпраграмуемыя лагічныя прылады(ПЛД).І PROM, і PLD мелі магчымасць пакетнага праграмавання на фабрыцы або ў палявых умовах (праграмуемыя на месцы).^[3]

Альтэрабыла заснавана ў 1983 годзе і ў 1984 годзе паставіла першую ў галіны перапраграмуемую лагічную прыладу - EP300 - якая мела кварцавае акно ў камплекце, якое дазваляла карыстальнікам асвятляць ультрафіялетавую лямпу на плашцы, каб сцерціEPROMячэйкі, якія ўтрымлівалі канфігурацыю прылады.^[4]

Xilinxвыпусціў першы камерцыйна жыццяздольны палявы праграмуемываротны масіўу 1985 годзе^[3]– XC2064.^[5]XC2064 меў праграмуемыя вароты і праграмуемыя злучэнні паміж варотамі, пачатак новай тэхналогіі і рынку.^[6]XC2064 меў 64 наладжвальныя лагічныя блокі (CLB), з двума з трыма ўваходамітабліцы пошуку(LUTs).^[7]

У 1987 г. стЦэнтр ваенна-марской надводнай вайныпрафінансаваў эксперымент, прапанаваны Стывам Касельманам для распрацоўкі камп'ютэра, які б рэалізаваў 600 000 перапраграмаваных варот.Casselman быў паспяховым, і ў 1992 годзе быў выдадзены патэнт на сістэму.^[3]

Altera і Xilinx працягвалі бесперапынна і хутка развіваліся з 1985 да сярэдзіны 1990-х гадоў, калі з'явіліся канкурэнты, размываючы значную частку іх долі на рынку.У 1993 годзе Actel (цяперМікрасемі) абслугоўвала каля 18 працэнтаў рынку.^[6]

1990-я гады былі перыядам хуткага росту FPGA, як у складанасці схем, так і ў аб'ёме вытворчасці.У пачатку 1990-х гадоў FPGA у асноўным выкарыстоўваліся ўтэлекамунікацыіістварэнне сетак.Да канца дзесяцігоддзя FPGA знайшлі свой шлях у спажывецкія, аўтамабільныя і прамысловыя прымянення.^[8]

Да 2013 года Altera (31 працэнт), Actel (10 працэнтаў) і Xilinx (36 працэнтаў) разам складалі прыкладна 77 працэнтаў рынку FPGA.^[9]

Такія кампаніі, як Microsoft, пачалі выкарыстоўваць FPGA для паскарэння высокапрадукцыйных сістэм з інтэнсіўнымі вылічэннямі (напрыклад,цэнтры апрацоўкі дадзеныхякія працуюць іхПошукавая сістэма Bing), з прычыныпрадукцыйнасць на ватперавагі FPGA забяспечваюць.^[10]Microsoft пачала выкарыстоўваць FPGA дляпаскорыцьBing у 2014 годзе і ў 2018 годзе пачаў разгортваць FPGA ў іншых нагрузках цэнтра апрацоўкі дадзеных для сваіхЛазурнае хмарныя вылічэнніплатформа.^[11]

Наступныя графікі паказваюць прагрэс у розных аспектах распрацоўкі FPGA:

Вароты

• 1987: 9000 варот, Xilinx^[6]
• 1992: 600 000, Дэпартамент надводнай вайны ВМС^[3]
• Пачатак 2000-х: мільёны^[8]
• 2013: 50 мільёнаў, Xilinx^[12]

Памер рынку

• 1985: Першая камерцыйная FPGA: Xilinx XC2064^[5][6]
• 1987 год: 14 мільёнаў долараў^[6]
• в.1993: >385 мільёнаў долараў^{[6][няўдалая праверка]}
• 2005 год: 1,9 мільярда долараў^[13]
• Ацэнкі на 2010 год: 2,75 мільярда долараў^[13]
• 2013: 5,4 мільярда долараў^[14]
• Ацэнка на 2020 год: 9,8 мільярда долараў^[14]

Пачынаецца дызайн

Апачатак праектаваннягэта новы нестандартны дызайн для рэалізацыі на FPGA.

• 2005 год: 80 000^[15]
• 2008 год: 90 000^[16]

Дызайн[рэдагаваць]

Сучасныя ПЛІС валодаюць вялікімі рэсурсамілагічныя варотыі блокі аператыўнай памяці для рэалізацыі складаных лічбавых вылічэнняў.Паколькі канструкцыі FPGA выкарыстоўваюць вельмі высокую хуткасць уводу/высновы і двухнакіраваныя дадзеныяаўтобусы, гэта становіцца праблемай, каб праверыць правільны час сапраўдных даных у час наладкі і час утрымання.

Планіроўка паверхаўзабяспечвае размеркаванне рэсурсаў у рамках FPGA для задавальнення гэтых часовых абмежаванняў.FPGA могуць быць выкарыстаны для рэалізацыі любой лагічнай функцыі, якаяASICможа выконваць.Магчымасць абнаўлення функцыянальнасці пасля дастаўкі,частковая пераканфігурацыячастка канструкцыі^[17]і нізкія аднаразовыя інжынерныя выдаткі ў параўнанні з дызайнам ASIC (нягледзячы на ​​агульны больш высокі кошт адзінкі), прапануюць перавагі для многіх прыкладанняў.^[1]

Некаторыя FPGA маюць аналагавыя функцыі ў дадатак да лічбавых функцый.Самая распаўсюджаная аналагавая функцыя - праграмуемаяхуткасць нарастанняна кожным выхадным штыфты, што дазваляе інжынеру ўсталёўваць нізкія паказчыкі на маланагружаных штыфтах, якія б у адваротным выпадкукальцоабопаранедапушчальна, і ўсталёўваць больш высокія стаўкі на моцна нагружаных кантактах на высакахуткасных каналах, якія ў адваротным выпадку працавалі б занадта павольна.^[18][19]Таксама распаўсюджаны кварц-крышталічныя асцылятары, асцылятары супраціву-ёмістасці на чыпе іфазавая аўтападстройказ убудаванымасцылятары, якія кіруюцца напругайвыкарыстоўваецца для генерацыі тактавых сігналаў і кіравання імі, а таксама для высакахуткаснага серыялізатара-дэсерыялізатара (SERDES) перадачы тактавых сігналаў і аднаўлення тактавых сігналаў прыёмніка.Даволі распаўсюджаныя дыферэнцыяльныякампаратарына ўваходных кантактах, прызначаных для падлучэннядыферэнцыяльная сігналізацыяканалы.Некалькі "змешаны сігналFPGA» маюць інтэграваную перыферыюаналагава-лічбавыя пераўтваральнікі(АЦП) ілічба-аналагавыя пераўтваральнікі(ЦАП) з аналагавымі блокамі кандыцыянавання сігналу, якія дазваляюць ім працаваць як aсістэма-на-чыпе(SoC).^[20]Такія прылады сціраюць мяжу паміж FPGA, якая нясе лічбавыя адзінкі і нулі на сваёй унутранай праграмаванай міжканэктыўнай сеткі, іпраграмавальны аналагавы масіў(FPAA), які нясе аналагавыя значэнні на сваёй унутранай праграмуемай міжканэктыўнай структуры.

Лагічныя блокі[рэдагаваць]

Асноўны артыкул:Лагічны блок

Спрошчаны прыклад ілюстрацыі лагічнай ячэйкі (LUT –Пошукавая табліца, FA –Поўны суматар, ДФФ –Трыгер D-тыпу)

Самая распаўсюджаная архітэктура FPGA складаецца з масівалагічныя блокі(называюцца наладжвальнымі лагічнымі блокамі, CLB, або блокамі лагічнага масіва, LAB, у залежнасці ад пастаўшчыка),Калодкі ўводу/вываду, і каналы маршрутызацыі.^[1]Як правіла, усе каналы пракладкі маюць аднолькавую шырыню (колькасць правадоў).Некалькі пляцовак уводу/вываду могуць змясціцца ў вышыню аднаго радка або шырыню аднаго слупка ў масіве.

«Прыкладная схема павінна быць адлюстравана ў FPGA з адпаведнымі рэсурсамі.У той час як колькасць неабходных CLB/LAB і ўводаў/вывадаў лёгка вызначаецца з дызайну, колькасць неабходных дарожак маршрутызацыі можа істотна адрознівацца нават у дызайне з аднолькавай логікай.(Напрыклад, апапярочны перамыкачпатрабуе значна больш маршрутызацыі, чым aсісталічны масіўз тым жа лікам варот.Паколькі нявыкарыстаныя дарожкі маршрутызацыі павялічваюць кошт (і зніжаюць прадукцыйнасць) часткі, не даючы ніякай выгады, вытворцы FPGA спрабуюць забяспечыць роўна столькі дарожак, каб большасць канструкцый, якія адпавядалі з пункту гледжаннятабліцы пошуку(LUT) і ўводу/вываду могуць быцьмаршрутызаваны.Гэта вызначаецца такімі ацэнкамі, як атрыманыя зПравіла арэндыабо шляхам эксперыментаў з існуючымі канструкцыямі».^[21]Па стане на 2018 г.сетка на чыпераспрацоўваюцца архітэктуры для маршрутызацыі і ўзаемасувязі.^{[неабходная цытата]}

Увогуле, лагічны блок складаецца з некалькіх лагічных ячэек (называюцца ALM, LE, зрэз і г.д.).Тыповая ячэйка складаецца з 4-ўваходнага LUT, aпоўны суматар(FA) і аТрыгер D-тыпу.Яны могуць быць падзелены на два LUT з 3 уваходамі.Узвычайны рэжымяны аб'ядноўваюцца ў LUT з 4 уваходамі праз першымультыплексар(мукс).Уарыфметыкарэжыме, іх выхады падаюцца на суматар.Выбар рэжыму запраграмаваны ў другі мультыплексор.Выхад можа быць любымсінхронныяабоасінхронны, у залежнасці ад праграмавання трэцяга мультыплексора.На практыцы суматар цалкам або частковазахоўваюцца як функцыіу LUT, каб зэканоміцьпрасторы.^[22][23][24]

Жорсткія блокі [рэдагаваць]

Сучасныя сямействы FPGA пашыраюць вышэйпералічаныя магчымасці, каб уключыць функцыянальнасць больш высокага ўзроўню, замацаваную ў крэмніі.Убудаванне гэтых агульных функцый у схему памяншае неабходную плошчу і павялічвае хуткасць гэтых функцый у параўнанні з стварэннем іх з лагічных прымітываў.Прыклады з іх ўключаюцьмультыплікатары, радавыБлокі DSP,убудаваныя працэсары, высакахуткасная логіка ўводу/вываду і ўбудаванаяўспаміны.

ПЛІС вышэйшага класа могуць мець высокую хуткасцьмультигигабитные трансіверыіжорсткія ядра IPтакія якядра працэсара,Ethernet сярэднія блокі кантролю доступу,PCI/PCI Expressкантролеры і знешнія кантролеры памяці.Гэтыя ядра існуюць побач з праграмуемай структурай, але яны пабудаваны зтранзістарызамест LUT, таму яны маюць узровень ASICпрадукцыйнасцьіСпажываная магутнасцьбез спажывання значнай колькасці рэсурсаў сеткі, пакідаючы большую частку тканіны свабоднай для логікі канкрэтнага прыкладання.Мультыгігабітныя прыёмаперадатчыкі таксама ўтрымліваюць высокаэфектыўныя схемы аналагавага ўводу і вываду, а таксама высакахуткасныя серыялізатары і дэсерыялізатары, кампаненты, якія не могуць быць створаны з LUT.Функцыянальнасць фізічнага ўзроўню больш высокага ўзроўню (PHY), напрыкладрадковае кадаваньнеможа быць рэалізаваны або не рэалізаваны разам з серыялізатарамі і дэсерыялізатарамі ў жорсткай логіцы, у залежнасці ад FPGA.