заказ_bg

прадукты

Лагічныя трыгеры-SN74LVC74APWR

кароткае апісанне:

Прылады SNx4LVC74A інтэгруюць два трыгеры D-тыпу з пазітыўным краем у адзін зручны
прылада.
SN54LVC74A прызначаны для працы ад 2,7 В да 3,6 В VCC, а SN74LVC74A прызначаны для
Праца VCC ад 1,65 да 3,6 В.Нізкі ўзровень на прадусталяваных (PRE) або ачышчаных (CLR) уваходах усталёўвае або скідае выхады, незалежна ад узроўняў іншых уваходаў.Калі PRE і CLR неактыўныя (высокія), даныя на ўваходзе даных (D), якія адпавядаюць патрабаванням часу наладкі, перадаюцца на выхады на станоўчым фронце тактавага імпульсу.Запуск тактавага сігналу адбываецца на ўзроўні напружання і не звязаны непасрэдна з часам нарастання тактавага імпульсу.Пасля інтэрвалу часу ўтрымання даныя на ўваходзе D можна змяняць без уплыву на ўзроўні на выхадах.Увод-вывод дадзеных і ўваходы кіравання ўстойлівыя да перанапружання.Гэта функцыя дазваляе выкарыстоўваць гэтыя прылады для пераўтварэння ўніз у асяроддзі са змешаным напругай.


Дэталь прадукту

Тэгі прадукту

Атрыбуты прадукту

ТЫП АПІСАННЕ
Катэгорыя Інтэгральныя схемы (ІС)

логіка

Плясканні

Вытворца Texas Instruments
серыял 74LVC
Пакет Стужка і шпулька (TR)

Абрэзаная стужка (CT)

Digi-Reel®

Статус прадукту Актыўны
Функцыя Усталяваць (Папярэдняя ўстаноўка) і Скінуць
Тып D-тып
Тып вываду Камплементарныя
Колькасць элементаў 2
Колькасць біт на элемент 1
Тактавая частата 150 МГц
Макс. затрымка распаўсюджвання @ V, макс. CL 5,2 нс пры 3,3 В, 50 пФ
Тып трыгера Пазітыўны край
Ток - выхад высокі, нізкі 24 мА, 24 мА
Напружанне - сілкаванне 1,65 В ~ 3,6 В
Бягучы - у стане спакою (Iq) 10 мкА
Уваходная ёмістасць 5 пФ
Працоўная тэмпература -40°C ~ 125°C (TA)
Тып мацавання Павярхоўны мантаж
Пакет прылады пастаўшчыка 14-ЦСОП
Пакет / Чахол 14-TSSOP (0,173 цалі, шырыня 4,40 мм)
Базавы нумар прадукту 74LVC74


Дакументы і медыя

ТЫП РЭСУРСУ СПАСЫЛКА
Табліцы дадзеных SN54LVC74A, SN74LVC74A
Рэкамендаваны прадукт Аналагавыя рашэнні

Лагічныя рашэнні

Упакоўка PCN Версія 10 ліпеня 2018 г

Стужкі 19 красавіка 2018 г

Табліца дадзеных HTML SN54LVC74A, SN74LVC74A
Мадэлі EDA SN74LVC74APWR ад SnapEDA

SN74LVC74APWR ад Ultra Librarian

Экалагічныя і экспартныя класіфікацыі

АТРЫБУТ АПІСАННЕ
Статус RoHS Сумяшчальны з ROHS3
Узровень адчувальнасці да вільгаці (MSL) 1 (неабмежавана)
Статус REACH REACH не ўплывае
ECCN EAR99
ХЦУС 8542.39.0001

Фліп-флоп і зашчапка

Фліп-флопіЗашчапкагэта звычайныя лічбавыя электронныя прылады з двума стабільнымі станамі, якія можна выкарыстоўваць для захоўвання інфармацыі, і адзін трыгер або зашчапка можа захоўваць 1 біт інфармацыі.

Фліп-флоп (скарочана FF), таксама вядомы як бістабільны трыгер, таксама вядомы як бістабільны трыгер, - гэта лічбавая лагічная схема, якая можа працаваць у двух станах.Трыгеры застаюцца ў сваім стане, пакуль не атрымаюць уваходны імпульс, таксама вядомы як трыгер.Пры атрыманні ўваходнага імпульсу выхад трыгера змяняе стан у адпаведнасці з правіламі, а затым застаецца ў гэтым стане, пакуль не будзе атрыманы іншы трыгер.

Зашчапка, адчувальная да ўзроўню імпульсу, змяняе стан пад узроўнем тактавага імпульсу, зашчапка - гэта блок захоўвання дадзеных, які запускаецца па ўзроўні, і дзеянне захоўвання дадзеных залежыць ад значэння ўзроўню ўваходнага сігналу, толькі калі зашчапка знаходзіцца ў стан уключэння, выхад будзе змяняцца разам з уводам даных.Зашчапка адрозніваецца ад трыгера, гэта не фіксацыя даных, сігнал на выхадзе змяняецца разам з уваходным сігналам, як і сігнал, які праходзіць праз буфер;як толькі сігнал фіксацыі дзейнічае як фіксатар, дадзеныя блакуюцца, і ўваходны сігнал не працуе.Зашчапку таксама называюць празрыстай зашчапкай, што азначае, што выхад празрысты для ўваходу, калі ён не зафіксаваны.

Розніца паміж зашчапкай і трыгерам
Зашчапка і трыгер - гэта двайковыя прылады захоўвання дадзеных з функцыяй памяці, якія з'яўляюцца аднымі з асноўных прылад для стварэння розных лагічных схем часу.Розніца: зашчапка звязана з усімі яго ўваходнымі сігналамі, калі ўваходны сігнал змяняецца, зашчапка змяняецца, тактавай клемы няма;трыгер кіруецца гадзіннікам, толькі калі гадзіннік спрацоўвае для выбаркі бягучага ўваходу, генеруе выхад.Вядома, паколькі і зашчапка, і трыгер з'яўляюцца логікай сінхранізацыі, выхад звязаны не толькі з бягучым уваходам, але таксама звязаны з папярэднім выхадам.

1. зашчапка спрацоўвае ўзроўнем, а не сінхронным кіраваннем.DFF запускаецца фронтам тактавага сігналу і сінхронным кіраваннем.

2、фіксатар адчувальны да ўваходнага ўзроўню і на яго ўплывае затрымка праводкі, таму цяжка гарантаваць, што на выхадзе не будзе задзірын;DFF з меншай верагоднасцю стварае задзірыны.

3. Калі вы выкарыстоўваеце схемы засаўкі для стварэння зашчапкі і DFF, зашчапка спажывае менш рэсурсаў засаўкі, чым DFF, што з'яўляецца лепшым месцам для зашчапкі, чым DFF.Такім чынам, інтэграцыя выкарыстання зашчапкі ў ASIC вышэй, чым у DFF, але наадварот у FPGA, таму што ў FPGA няма стандартнага блока зашчапкі, але ёсць блок DFF, і для рэалізацыі LATCH патрабуецца больш чым адзін LE.зашчапка спрацоўвае па ўзроўні, што эквівалентна наяўнасці канца ўключэння, а пасля актывацыі (у момант узроўню ўключэння) эквівалентна проваду, які змяняецца з выхадам.У неўключаным стане з'яўляецца захаванне зыходнага сігналу, які можна ўбачыць і трыгер розніцу, на самай справе, шмат разоў зашчапка не з'яўляецца заменай для ff.

4, зашчапка стане надзвычай складаным статычным аналізам часу.

5, у цяперашні час зашчапка выкарыстоўваецца толькі ў схемах вельмі высокага класа, такіх як працэсар Intel P4.FPGA мае блок фіксатара, блок рэгістра можа быць сканфігураваны як блок фіксатара, у кіраўніцтве xilinx v2p будзе сканфігураваны як блок рэгістра/фіксатара, дадаткам з'яўляецца схема структуры паловы зрэзу Xilinx.Іншыя мадэлі і вытворцы FPGA правяраць не пайшлі.--Асабіста я лічу, што xilinx можа наўпрост адпавядаць altera, можа быць больш праблем, каб зрабіць некалькі LE, аднак, не прылада xilinx, кожны зрэз можа быць наладжаны такім чынам, адзіны інтэрфейс DDR altera мае спецыяльную зашчапку, як правіла, толькі у канструкцыі зашчапкі будзе выкарыстоўвацца высакахуткасная схема.LE altera не мае структуры зашчапкі, і праверце sp3 і sp2e, і іншыя, каб не правяраць, кіраўніцтва кажа, што гэтая канфігурацыя падтрымліваецца.Выраз wangdian пра altera правільны, ff altera нельга наладзіць на фіксацыю, яна выкарыстоўвае табліцу пошуку для рэалізацыі фіксацыі.

Агульнае правіла дызайну: пазбягайце зашчапкі ў большасці дызайнаў.гэта дазволіць вам распрацаваць час скончаны, і гэта вельмі схавана, не ветэран не можа знайсці.зашчапка самая вялікая небяспека - не адфільтраваць задзірыны.Гэта надзвычай небяспечна для наступнага ўзроўню схемы.Такім чынам, пакуль вы можаце выкарыстоўваць месца для трыгера D, не выкарыстоўвайце зашчапку.


  • Папярэдняя:
  • далей:

  • Напішыце тут сваё паведамленне і адпраўце яго нам