Электронныя кампаненты Мікрасхемы Інтэгральныя схемы XC7A75T-2FGG484I IC FPGA 285 I/O 484FBGA
Атрыбуты прадукту
ТЫП | АПІСАННЕ |
Катэгорыя | Інтэгральныя схемы (ІС)УбудаваныFPGA (праграмуемая палявым вентылятарам) |
Вытворца | AMD Xilinx |
серыял | Артыкс-7 |
Пакет | латок |
Стандартны пакет | 60 |
Статус прадукту | Актыўны |
Колькасць LAB/CLB | 5900 |
Колькасць лагічных элементаў/ячэек | 75520 |
Агульная колькасць біт аператыўнай памяці | 3870720 |
Колькасць уводаў/вывадаў | 285 |
Напружанне - сілкаванне | 0,95 В ~ 1,05 В |
Тып мацавання | Павярхоўны мантаж |
Працоўная тэмпература | -40°C ~ 100°C (TJ) |
Пакет / Чахол | 484-ББГА |
Пакет прылады пастаўшчыка | 484-FBGA (23×23) |
Базавы нумар прадукту | XC7A75 |
Адаптыўныя прылады - ідэальны выбар
Выкарыстанне прылад Xilinx у прыладах бяспекі наступнага пакалення не толькі вырашае праблемы прапускной здольнасці і затрымкі, але і іншыя перавагі, у тым ліку ўключэнне новых тэхналогій, такіх як мадэлі машыннага навучання, Secure Access Service Edge (SASE) і постквантавае шыфраванне.
Прылады Xilinx забяспечваюць ідэальную платформу для апаратнага паскарэння для гэтых тэхналогій, паколькі патрабаванні да прадукцыйнасці не могуць быць задаволены толькі праграмнымі рэалізацыямі.Xilinx пастаянна распрацоўвае і мадэрнізуе IP, інструменты, праграмнае забеспячэнне і эталонныя праекты для існуючых і наступных пакаленняў сеткавых рашэнняў бяспекі.
Акрамя таго, прылады Xilinx прапануюць вядучыя ў галіны архітэктуры памяці з класіфікацыяй патоку праграмнага пошуку IP, што робіць іх лепшым выбарам для сеткавай бяспекі і брандмаўэра.
Выкарыстанне FPGA ў якасці працэсараў трафіку для бяспекі сеткі
Трафік да і ад прылад бяспекі (брандмаўэраў) шыфруецца на некалькіх узроўнях, а шыфраванне/дэшыфраванне L2 (MACSec) апрацоўваецца на вузлах сеткі (камутатары і маршрутызатары) канальнага ўзроўню (L2).Апрацоўка за межамі ўзроўню L2 (узровень MAC) звычайна ўключае больш глыбокі аналіз, дэшыфраванне тунэля L3 (IPSec) і зашыфраваны трафік SSL з трафікам TCP/UDP.Апрацоўка пакетаў прадугледжвае разбор і класіфікацыю ўваходных пакетаў і апрацоўку вялікіх аб'ёмаў трафіку (1-20M) з высокай прапускной здольнасцю (25-400Gb/s).
З-за вялікай колькасці неабходных вылічальных рэсурсаў (ядраў) NPU можна выкарыстоўваць для адносна больш хуткаснай апрацоўкі пакетаў, але нізкая затрымка і высокапрадукцыйная маштабаваная апрацоўка трафіку немагчымыя, таму што трафік апрацоўваецца з выкарыстаннем ядраў MIPS/RISC і планавання такіх ядраў. на аснове іх даступнасці цяжка.Выкарыстанне прылад бяспекі на аснове FPGA можа эфектыўна ліквідаваць гэтыя абмежаванні архітэктур на аснове працэсара і NPU.
Апрацоўка бяспекі на ўзроўні прыкладання ў FPGA
FPGA ідэальна падыходзяць для ўбудаванай апрацоўкі бяспекі ў брандмаўэрах наступнага пакалення, таму што яны паспяхова задавальняюць патрэбы ў больш высокай прадукцыйнасці, гнуткасці і працы з нізкай затрымкай.Акрамя таго, FPGA таксама могуць рэалізаваць функцыі бяспекі на ўзроўні прыкладанняў, якія могуць дадаткова зэканоміць вылічальныя рэсурсы і павысіць прадукцыйнасць.
Агульныя прыклады апрацоўкі бяспекі прыкладанняў у FPGA ўключаюць
- TTCP рухавік разгрузкі
- Супастаўленне рэгулярных выразаў
- Асіметрычнае шыфраванне (PKI) апрацоўка
- Апрацоўка TLS