DS90UB953TRHBRQ1 ( Электронныя кампаненты мікрасхемы інтэгральныя схемы IC ) DS90UB953TRHBRQ1

АСерыялізатар/дэсерыялізатар(Сердэс) - гэта пара функцыянальных блокаў, якія звычайна выкарыстоўваюцца ў высакахуткасных камунікацыях для кампенсацыі абмежаванага ўводу/вываду.Гэтыя блокі пераўтвараюць дадзеныя паміж паслядоўнымі дадзенымі і паралельнымі інтэрфейсамі ў кожным кірунку.Тэрмін "SerDes" у агульным абазначае інтэрфейсы, якія выкарыстоўваюцца ў розных тэхналогіях і праграмах.Асноўнае выкарыстанне SerDes - забяспечыць перадачу даных па адной лініі або aдыферэнцыяльная паракаб звесці да мінімуму колькасць кантактаў уводу/вываду і злучэнняў.

Асноўная функцыя SerDes складаецца з двух функцыянальных блокаў: блока Parallel In Serial Out (PISO) (ён жа пераўтваральнік Parallel-to-Serial) і блока Serial In Parallel Out (SIPO) (ён жа пераўтваральнік Serial-to-Parallel).Ёсць 4 розныя архітэктуры SerDes: (1) SerDes з паралельным тактавым сігналам, (2) SerDes з убудаваным тактавым сігналам, (3) SerDes 8b/10b, (4) SerDes з бітавым чаргаваннем.

Блок PISO (паралельны ўвод, паслядоўны выхад) звычайна мае паралельны ўваход тактавага сігналу, набор ліній уводу даных і фіксатары ўводу даных.Ён можа выкарыстоўваць унутраны або знешніфазавая аўтападстройка частоты (PLL)каб памножыць ўваходны паралельны такт на паслядоўную частату.Самая простая форма PISO мае адзінуюрэгістр зрухуякі атрымлівае паралельныя даныя адзін раз за паралельны такт і зрушвае іх з больш высокай паслядоўнай тактавай частатой.Рэалізацыі таксама могуць выкарыстоўваць aпадвойная буферызацыязарэгіструйцеся, каб пазбегнуцьметастабільнасцьпры перадачы даных паміж даменамі гадзінніка.

Блок SIPO (паслядоўны ўвод, паралельны выхад) звычайна мае выхад тактавага сігналу прыёму, набор ліній вываду дадзеных і фіксатары выхадных дадзеных.Прыёмны гадзіннік, магчыма, быў адноўлены з дадзеных паслядоўным нумарамаднаўленне гадзінтэхніка.Аднак SerDe, якія не перадаюць тактавы сігнал, выкарыстоўваюць эталонны тактавы сігнал, каб зафіксаваць PLL на правільнай частаце Tx, пазбягаючы нізкіхгарманічных частотпрысутнічае ўпаток дадзеных.Затым блок SIPO дзеліць ўваходныя тактавыя сігналы да паралельнай хуткасці.Рэалізацыі звычайна маюць два рэгістры, злучаныя як двайны буфер.Адзін рэгістр выкарыстоўваецца для тактавання паслядоўнага патоку, а другі выкарыстоўваецца для захоўвання даных для больш павольнага, паралельнага боку.

Некаторыя тыпы SerDe ўключаюць блокі кадавання/дэкадавання.Мэтай гэтага кадавання/дэкадавання звычайна з'яўляецца ўстанаўленне як мінімум статыстычных абмежаванняў на хуткасць пераходаў сігналу, каб прасцейаднаўленне гадзіну прыёмніку, забяспечыцьапраўленне, і забяспечыцьБаланс пастаяннага току.